

MICROPROCESOARE SI LIMBAJE DE ASAMBLARE

Calculatoare 3 2025-2026

Curs 2 Sapt 2 7 octombrie 2025 16:00-18:00

serban@upit.ro

Modul de notare:

Examen:	50%	
Laborator:	30%	A2
Test (Midterm):	20%	A1

Planificarea activitatilor:

Laborator:

- saptamanal, conform orarului;
- sapt. 13, 14 refaceri laboratoare;

Curs:

- saptamanal, conform orarului;

Test (Midterm): in saptamana a 10-a (2 decembrie - 6 decembrie)

OBS. Este nevoie de nota minima 5 la toate activitatile (semestru – A1, A2 si sesiune – Examen!!! pentru promovare)

Continut

Introducere

Evolutia microprocesoarelor

Criterii de clasificare ale microprocesoarelor

Structura microprocesoarelor

Mecanisme specifice Microprocesoarelor

Microprocesoare pe 8 biti

Familia de microprocesoare x86

Familia de procesoare ARM

Bibliografie

The Design of a Microprocessor – Wilhelm G. Spruth – Springer

Microprocessor Design – Grant McFarland – McGraw-Hill – 2006

Microprocessor Interface Design – J.D. Nicoud – Chapman & Hall

Microprocessors and Microcomputers Hardware and Software - Ronald J. Tocci – Pearson

Intel Microprocessors – Barry Brey

Z-80 Microprocessor Architecture, Interfacing, Programming and Design - Ramesh Gaonkar

Introduction to 80X86 Assembly Language and Computer Architecture - Richard C. Detmer - Jones & Bartlett Pub (2001)

X86 Assembly Language and C Fundamentals – Joseph Cavanagh – CRC Press

ARM Assembly Language Fundamentals and Techniques, Second Edition - William Hohl

Fundamentals of Embedded Software Where C and Assembly Meet – Daniel Wesley Lewis

INTRODUCERE


Moore's Law: The number of transistors on microchips doubles every two years

Moore's law describes the empirical regularity that the number of transistors on integrated circuits doubles approximately every two years.

This advancement is important for other aspects of technological progress in computing – such as processing speed or the price of computers.

Our World
in Data

Transistor count



Data source: Wikipedia (wikipedia.org/wiki/Transistor_count)

OurWorldinData.org – Research and data to make progress against the world's largest problems.

Licensed under CC-BY by the authors Hannah Ritchie and Max Roser.

Evolutia tehnologica la fabricatia microprocesoarelor

10 μm – 1971	INTEL Ted Hoff
6 μm – 1974	
3 μm – 1977	
1.5 μm – 1981	
1 μm – 1984	
800 nm – 1987	
600 nm – 1990	
350 nm – 1993	
250 nm – 1996	
180 nm – 1999	
130 nm – 2001	
90 nm – 2003	
65 nm – 2005	
45 nm – 2007	
32 nm – 2009	
22 nm – 2012	
14 nm – 2014	
10 nm – 2016	
7 nm – 2018	
5 nm – 2020	
3 nm – ~2022	

Future
[2 nm](#) – 2024

Evolutia istorica microprocesoare

IBM 360 – Consola (Video + tastatura)

Busicom – Japan

Tedd Hoff

1972 – 4004 (4b)

1973 – 8008 (8b)

1974 – 8080 (8b)

Zilog – Z80 (8b) (1975)

1976 – 8086 (16b)

1982 – 80286 (16b)

AMD

PC XT (MCU+DRAM+HDD)

1985 – 80386 (32b)

1988 – 80486 (32b)


PC AT

Pentium

Pentium 2

Pentium 3

Structura unui sistem de calcul (arhitectura Von Neumann)



CLASIFICAREA MICROPROCESOARELOR (MPU – MicroProcessor Unit)

1. După numărul de biți – din care este formată magistrala de date și totodată reprezintă mărimea în biți operanzilor care pot fi procesați printr-o singură instrucțiune de către procesor.

Tipuri de procesoare 4, 8, 12, 16, 32, 64 biți; conceptul BIT SLICE – AMD 2900 și 29000.

2. După arhitectura internă – Von Neumann (Princeton) și Harvard.

Memoria unui sistem de calcul este alcătuită din două zone:

- ✓ Memoria de programe în care sunt stocate/memorate instrucțiunile care se execută în cadrul programului. Zona se mai numește și code memory; De obicei, zona memoriei de cod înseamnă o memorie de tip ROM.
- ✓ Memoria de date în care sunt stocați operanzi pe care procesorul îi utilizează în realizarea instrucțiunilor și respectiv, sunt depuse rezultate ca urmare a efectuării instrucțiunilor. Poate fi implementată doar în memorie de tip RAM.

Într-o arhitectură de tip Princeton cele două tipuri de memorii coexistă într-o memorie unitară accesată de către procesor printr-o magistrală unică de date. Acest lucru presupune execuția secvențială a instrucțiunilor:

- ✓ Se preia din memorie codul instrucțiunii de executat;
- ✓ Ulterior din aceeași memorie se preiau și operanzii supuși procesării;
- ✓ Depunerea rezultatului obținut ca urmare a procesării în aceeași memorie (RAM);

Într-o arhitectură Harvard cele două zone de memorii sunt distincte și conectate prin magistrale de date separate la procesor. La execuția unei instrucțiuni se preiau simultan din memoria de programe codul instrucțiunii de executat respectiv din memoria de date operanzii care vor fi procesați. La final rezultatul obținut este depus în memoria de date.

3. După numărul instrucțiunilor pe care le pot executa

Microprocesoare CISC (Complex Instruction Set Computer) ex. x86 INTEL

Microprocesoare RISC (Reduced Instruction Set Computer) ex. ARM

CARACTERISTICI ALE PROCESOARELOR CISC

Setul de instrucțiuni mare;

Format variabil și durata de execuție variabilă pentru instrucțiuni (cele simple durata mică, cele complexe durată mai mare);

Arhitectură hardware complexă;

Există registre privilegiați în setul de registre.

CARACTERISTICI ALE PROCESOARELOR RISC

Set de instrucțiuni redus;

Format fix și durata fixă de execuție a instrucțiunilor, indiferent de natura acestora;

Arhitectură simplificată și viteză de operare ridicată;

Instrucțiunile se execută în mod similar indiferent de regiștrii utilizați din cadrul procesorului (setul de instrucțiuni este ortogonal în raport cu setul de regiștri ai procesorului). Nu există regiștri privilegiați.

4. Dupa numarul de instructiuni executate in paralel

Microprocesoare scalare

Microprocesoare superscalare; Tehnica Pipe-line; VLIW – Very Long Instruction Word Processor





5. Taxonomia (clasificarea) Flynn

Single instruction stream, single data stream (SISD)

Single instruction stream, multiple data streams (SIMD) – procesoare vectoriale

Multiple instruction streams, single data stream (MISD) – procesoare cu scopuri speciale (flight control)

Multiple instruction streams, multiple data streams (MIMD) – sisteme distribuite, multicore superscalare



6. Dupa numarul de core-uri / procesoare separate continute pe chip

Microprocesoare unice

Microprocesoare multicore – mai multe unitati de procesare separate

7. Dupa numarul de thread-uri / fire de executie

Microprocesoare unithread

Microprocesoare multithread

8. Dupa destinatia de utilizare

Uz general (General Purpose)

DSP – Digital Processing Unit


GPU – Graphic Processing Unit

NPU – Neural Processor Unit

Network Processor

Embedded System Processor (MCU – MicroController Unit); Sisteme încorporate

Structura unui microprocesor CISC




MAGISTRALA DE ADRESE (Address Bus) – Flux Comenzi Externe

MAGISTRALA DE DATE (Data Bus) – Fluxurile Instructiuni, Operanzi, Rezultate

MAGISTRALA DE CONTROL (Control Bus) – Flux Comenzi Externe

STRUCTURA UNUI PROCESOR VON NEUMANN



Notatiile care apar in structura sunt urmatoarele:

R0-R5 sunt registre generale de lucru, accesibile prin program.

SP (stack pointer) este registrul indicator al varfului stivei. Stiva este organizata in memorie, sensul de crestere a acesteia fiind catre adrese mici. Intotdeauna SP contine adresa de memorie la care s-a depus ultima valoare in stiva. Astfel, la o depunere in stiva, SP este decrementat si se inscrie valoare la adresa continuta de SP, iar la o extragere din stiva, se citeste cuvantul din memorie de la adresa data de SP, iar apoi SP este incrementat. Organizare date little endian (vs big endian).

RA este registrul de adrese, inaccesibil programatorului prin instructiuni. In registrul RA se incarca o adresa de memorie sau de port de intrare / iesire. Continutul RA este plasat pe magistrala externa de adrese in timpul operatiilor de citire sau scriere cu memoria sau cu un port de intrare / iesire. Conectarea registrului la magistrala externa se face prin intermediul unor circuite tampon, unidirectionale.

RD este registrul de date, de asemenea transparent programatorului. In acest registru este incarcat un cuvant (octet) de date citit sau scris in cadrul unei operatii cu memoria sau cu un port de intrare / iesire. Conectarea registrului la magistrala externa de date se face prin intermediul unor circuite tampon bidirectionale.

UAL reprezinta unitatea aritmetica logica care efectueaza toate operatiile aritmetice si logice.

ACC este registrul accumulator. La nivelul UAL registrul ACC se foloseste pentru pastrarea unui operand. Al doilea operand este furnizat direct de pe magistrala interna a procesorului. Rezultatul operatiei UAL se depune in ACC cu stergerea primului operand

F (flags) reprezinta registrul indicatorilor de conditie (bistabili), pozitionati in functie de rezultatele obtinute in UAL.

RI este registrul de instructiune, in care se incarca primul cuvant (octet) al instructiunii, codul instructiunii. Continutul registrului este analizat de unitatea de comanda, care recunoaste instructiunea si o executa.

UC este unitatea de comanda care citeste si decodifica instructiunile programului si, testand o serie de semnale de stare, lanseaza o succesiune de semnale de comanda care sa permita executia instructiunilor. UC-ul este de fapt un Automat microprogramat. Pentru fiecare instructiune preluata din memorie exista in automat un microprogram care o executa.


PC (program counter) este registrul numarator de program. La inceputul executiei instructiunii curente, PC contine adresa de memorie la care se gaseste primul cuvant al instructiunii (codul). In timpul executiei instructiunii curente continutul PC este actualizat, fie prin incrementare cu 1, 2 sau 3 (in functie de lungimea instructiunii curente) in cazul unei secvente liniare de instructiuni, fie prin incarcare cu o valoare citita sau calculata in cazul instructiunilor de ramificatie.

MEM este memoria sistemului de calcul.

I/O reprezinta dispozitivele de intrare / iesire impreuna cu interfetele lor.

In cadrul procesorului s-au demarcat prin linie intrerupta trei module importante: unitatea de executie, unitatea de interfata cu magistrala si unitatea de comanda.



LITTLE ENDIAN VS BIG ENDIAN



4 octets

= OCHS - octet cell
(MSB) most significant
most significant byte

= OCHPS - oct. cell
position significant
(LSB) - least significant
byte




Executia instructiunilor

Instructiunile se executa de un procesor prin 1 sau mai multi cicli masina (functie de tipul instructiunii):


- ciclul de citire a instructiunii din memorie (faza de fetch – citirea codului instructiunii de executat din memoria de programe);
- ciclul de decodificare a instructiunii (de recunoastere de catre unitatea de comanda a instructiunii);
- ciclul de citire operanzi (daca instructiunea respectiva necesita operanzi);
- ciclul de executie propriu-zisa (se executa operatia ceruta de instructiune);
- ciclul de scriere a rezultatului.

Ciclii se executa in ritmul semnalelor de ceas aplicat procesorului (T – perioada elementara), numarul acestora depinzand de tipul ciclului si de procesor.

Exemplul 1



Exemplul 2



Reprezentarea instructiunilor

Fiecare instructiune este reprezentata binar in memorie pe 1 sau mai multi octeti, functie de complexitatea acesteia (la procesoarele Von Neumann - CISC).

De exemplu:

- Cod instructiune
- Operand 1
- Operand 2

Codul instructiunii este organizat pe campuri de biti cu diverse semnificatii care permit decodificarea instructiunii respective.

Pentru a inlesni scrierea programelor se folosesc mnemonici in locul instructiunilor in format binar (sau hexazecimal). Translatarea acestora in format binar se realizeaza cu programe de tip Asamblor.

Moduri de adresare

Modul de adresare este modalitatea (mecanismul) prin care, pe baza informatiilor continute de instructiunea curenta se poate calcula adresa efectiva pentru accesarea operandului (operandzilor), respectiv pentru stocarea rezultatului.

Set general de instructiuni, de lungime variabila, fiecare instructiune fiind reprezentata pe 1, 2, 3 sau 4 octeti.

1012h: 21h	LD HL, 1234h	Load
1013h: 34h		
1014h: 12h		
1015h: 3Eh	LD A, 45h	
1016h: 45h		
1017h: 2Ch	LD, B, A	
1018h: 3Ah	LD A, (HL)	
1019h:		

END C2 7 oct 2025